zenaudio a écrit : ↑11 déc. 2020, 19:29
Il faut que la largeur d impulsion soit l image exact des bpm

Je ne comprends pas ce que tu veux dire... Je ne suis d'ailleurs pas sûr que tu maîtrises bien le mode de fonctionnement du 4017 (et de son homologue à 8 étages, le 4022).

Le CD4017 est un compteur de Johnson CMOS à 10 sorties, c'est à dire qu'il dispose de dix pins (de Q0 à Q9) qui passent
successivement à l'état haut à chaque
front montant de la tension sur l'entrée horloge (CLK) et qui reviennent ensuite à l'état bas.
On peut donc l'utiliser comme diviseur d'horloge programmable avec un facteur de division situé entre 1 à 10, en exploitant son entrée de commande RESET qui force le compteur à venir de nouveau se positionner sur la sortie Q0 en mode asynchrone (indépendamment de l'état du signal d'horloge).
Dans le cas où le facteur de division doit être supérieur à 10, il est préférable d'utiliser des bascules supplémentaires montées en cascade (flip-flop/diviseurs par 2) comme par exemple les 4013 (type D) ou 4027 (type J/K), voire selon le cas des compteurs/diviseurs binaires intégrés CMOS à plusieurs étages successifs, comme les 4020 et 4040 qui permettront d'obtenir des facteurs de division extrêmement élevés.
D'autre part, il faut déjà être au courant que la vitesse de fonctionnement des circuits logiques CMOS varie avec leur tension d'alimentation : sous +5Vcc, ils réagissent moins vite que lorsqu'ils sont alimentés sous +12 ou +15Vcc, par conséquent. Et savoir aussi que la tension sur une entrée CMOS doit être
nettement supérieure à la moitié de la tension d'alimentation, pour que le circuit d'entrée détecte qu'il reçoit effectivement un "
état haut" sur la pin concernée. Ça, ce sont les tout premiers éléments fondamentaux de connaissance des circuits logiques CMOS.
Dans ces conditions, avec un 4017 standard (CD, HEF, etc... quelle que soit la marque ou la référence) alimenté sous +5Vcc, on pourra considérer qu'avec une impulsion de clock d'une durée supérieure à 250nS (valeur minimale sous +5Vcc, selon mes datasheets des années 90), un front montant d'au moins +3Vcc déclenchera l'entrée CLK à tous les coups.
Reste à voir avec les specs du micro-contrôleur comment respecter scrupuleusement ces caractéristiques-là.

...Pour en revenir plus précisément au 4017 (idem pour le 4022), chaque sortie Q0 à Q9
reste à l'état haut jusqu'à l’activation de la sortie suivante par un autre front montant sur l'entrée CLK. Si l'horloge s'arrête, la sortie active à ce moment-là demeure indéfiniment à l'état haut en attendant un nouveau déclenchement sur CLK, ou bien selon le cas, une remise à zéro par l'entrée RESET (sauf le cas particulier de la sortie Q0 qui est justement la seule à devenir active par défaut et à le rester aussi longtemps que le 4017 est en mode reset sans que son compteur n'avance au rythme de la CLK).
Ce qui veut donc dire qu'en termes de largeur d'impulsion,
le taux de PW dépend du nombre de sorties que tu utilises avant RESET, ou si tu préfères, cela dépend du taux de division de ton horloge. Mais il est complètement indépendant de la vitesse de l'horloge...

...Je parle ici exclusivement du
taux de PW : pour la durée d'impulsion elle-même, il faudra la recalculer à partir de la fréquence d'horloge et du taux de PW applicable à chaque valeur de division avec le 4017 (par 2, par 3, 4, 5, etc...).
En diviseur par 2, le taux du PW est à 50% (100%/2). En diviseur par 3, il est à 33.33% (100%/3). Par 4, il est à 25%. Par 5, c'est à 20%, etc... Pour finir évidemment au minimum à 10% !

Est-ce que c'est assez clair, pour ce qui concerne le calcul de la largeur d'impulsion de ton signal de sortie ?